一种40 GSa/s超宽带采样保持电路
Research & Progress of Solid State Electronics（2023）
摘要
基于0.7 μm的InP双异质结双极晶体管(DHBT)工艺设计了一种超高速宽带采样保持电路.输入缓冲器采用Cherry-Hooper结构有效提升了电路的增益和带宽.时钟缓冲器采用多级Cascode结构提升时钟信号的带宽.芯片面积1.40 mm×0.98 mm,总功耗小于1.1 W.测试结果表明:电路可以在40 GSa/s采样速率下正常工作.电路的-3 dB带宽在采样态为24 GHz,在采样保持态为19 GHz.在采样保持态,当输入4 GHz、-6 dBm信号时,电路的总谐波失真(THD)低于-41.5dBc,有效位数(ENOB)相当于6.6.时域测试波形在本文也有呈现.
更多AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要