12 bit 100 MS/s Flash-SAR混合模数转换器设计

针对传统逐次逼近型模数转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC)采样率和能量效率低等问题,设计了一款快闪型(Flash)与逐次逼近型(SAR)相结合的新型混合架构模数转换器.利用快闪型 ADC一个时钟周期内可以转换出多个数字码的优势,提高了 ADC的采样率.采用新型混合开关切换策略与分段电容阵列技术相结合提升了 ADC的能量效率,减小了版图面积.同时,电路采用预放大动态锁存比较器以降低噪声和失调对ADC性能的影响.采用 SMIC 0.11 μm工艺后,仿真结果表明,在 1.2V的工作电压下,当采样速率为 100 MS/s,输入信号频率为 45.04 MHz时,输出信号的信号噪声失真比(Signal-to-Noise-and-Distortion Radio,SNDR)为 69.26 dB,无杂散动态范围(Spurious-free Dynamic Range,SFDR)为 82.10 dB,有效位数(Effective Numbers of Bits,ENOB)达到 11.21 bit,功耗为 5.72 mW,版图尺寸为 380 μm×110 μm.