基于双锁相环的数据采集时钟电路设计及验证

LIU Zhi,GAO Guodong,YUE Junhui,CAO Jianshe,DU Yaoyao,MA Huizhou,HE Jun,YE Qiang,TANG Xuhui, LI Yukun,YANG Jing,WEI Shujun

wf（2022）

Cited 0|Views10

No score

Abstract

基于模数转换器(Analog-to-Digital Converter,ADC)的数字测量系统,对采样数据的信噪比具有较高要求;在各项因素中,采样时钟的抖动对信噪比的影响最为突出.为滤除输入时钟的抖动,采用德州仪器双环路PLL架构的LMK04610芯片,设计了基于双锁相环的时钟电路;经测试,可以把频率为62.475 MHz源时钟大于7 ps的抖动降低到2 ps以下输出频率为499.8 MHz的时钟信号;提供给ADC芯片采样,其采样数据信噪比接近理论值.双锁相环滤除抖动方案,效果良好,可以为数字测量系统设计人员提供借鉴.

AI Read Science

Must-Reading Tree

Example

Generate MRT to find the research sequence of this paper

Chat Paper

Summary is being generated by the instructions you defined