RISC-V架构的一种指令自动对齐电路
Microcontrollers & Embedded Systems(2022)
摘要
基于RISC-V指令集架构实现了一种指令自动对齐电路.该电路可以将指令缓存发送过来的32位指令数据进行分解,从中解析出正确的指令.当指令缓存发送过来的32位指令数据对应的地址不是4字节对齐时(地址的低两位不是00)时,该电路可以自动将下一拍取指令数据的地址对齐到4字节,同时给出指令是否有效的指示标识;当指令地址4字节对齐时,该电路对指令数据进行分析,给出指令有效的标识、指令和对应指令的实际地址.给出的指令对齐电路的延时为4级两输入逻辑门,适用于高频标量处理器的前端取指令电路.
更多AI 理解论文
溯源树
样例
![](https://originalfileserver.aminer.cn/sys/aminer/pubs/mrt_preview.jpeg)
生成溯源树,研究论文发展脉络
Chat Paper
正在生成论文摘要