一种带片上校准的16 bit两级逐次逼近型ADC

为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC.第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化.采用片上一次性校准用于处理电容式数模转换器(CDAC)和RA中的非理想特性.STGADC1、STGADC2内部和两级之间均采用冗余.校准后,该ADC在测量中实现了 88 dB的信噪比(SNR)、87.5 dB的信噪失真比(SNDR)和-96 dB的总谐波失真(THD).测量的微分非线性(DNL)和积分非线性(INL)分别为-0.66/+0.82 LSB和-1.98/+1.84 LSB.电路采用 180 nm CMOS工艺流片,芯片面积0.69 mm2,供电电压为5 V/1.8 V,功耗为 3 mW.