NMS译码算法中优化比例因子的FPGA LDPC译码器
Journal of Measurement Science and Instrumentation(2022)
Abstract
针对低密度校验码(Llow-density parity-check,LDPC)归一化最小和 NMS(Normalized minimum sum)译码算法中由于尺度因子的不确定性导致译码算法硬件实现困难的问题,以空间数据系统协商委员会(CCSDS)标准中(8 177,7 154)近地空间LDPC码为研究对象,提出了一种尺度因子可变的NMS译码算法,它利用现场可编程门阵列(FPGA)的移位特性对校验节点的量化数据进行优化,最终实现了 LDPC译码器功能.仿真和实验结果表明,所设计的基于FPGA的LDPC译码器采用NMS译码算法中的变尺度因子提高了解码性能、简化了硬件结构,加快了收敛速度,提高了纠错能力.
MoreTranslated text
Key words
LDPC code,NMS decoding algorithm,variable scale factor,quantization
AI Read Science
Must-Reading Tree
Example
![](https://originalfileserver.aminer.cn/sys/aminer/pubs/mrt_preview.jpeg)
Generate MRT to find the research sequence of this paper
Chat Paper
Summary is being generated by the instructions you defined