基于BCH纠错算法的编解码器设计与实现
Application of Electronic Technique(2022)
Abstract
随着NAND Flash存储单元的快速发展,存储密度增加使得器件的出错概率增加,为此提出了一种优化的BCH编解码器结构,编码和解码过程每个时钟周期可以并行处理16位数据,其中译码电路中的伴随式模块、错误位置多项式模块与钱氏(Chien)搜索模块采取三级流水线结构,纠错和检错阶段可以同时进行,有效地提高数据的处理速度和纠错速度.在完成电路的RTL设计后利用VCS工具完成了电路的仿真验证,结果表明在传输8 192 bit数据生成672校检因子情况下实现了 48位纠错,工作频率最高支持200 MHz.
MoreAI Read Science
Must-Reading Tree
Example
![](https://originalfileserver.aminer.cn/sys/aminer/pubs/mrt_preview.jpeg)
Generate MRT to find the research sequence of this paper
Chat Paper
Summary is being generated by the instructions you defined