一种低码率的LDPC译码器的设计研究
Electronic Measurement Technology（2020）
摘要
为满足超晶格密钥分发系统在安全素描过程中对纠错速率和纠错能力的要求,本文给出了一种低码率的LDPC译码器设计.通过理论分析和仿真结果分析相结合的方法,对LDPC译码器的设计方法进行了研究,给出了译码器的FPGA实现方法.用Xilinx公司提供的Vivado软件自带的仿真工具对译码器的功能进行验证,并在Xilinx公司Virtex7系列的XC7VX485T-2FFG1761芯片上综合测试.结果 表明,本文实现的译码器最大工作频率为235.76MHz,在最大迭代次数为20次的情况下,译码器吞吐量可达225.54 Mb/s,能够满足超晶格密钥分发系统的功能实现需求.
更多AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要