北斗三号射频芯片中Σ-Δ调制器电路设计

为了抑制锁相环小数分频器使用过程中小数杂散的出现,在小数分频器中加入 Σ-Δ 调制器,将小数杂散以量化噪声的形式推到高频段,再利用锁相环的低通特性,以抑制小数杂散对锁相环输出频率的干扰.通过在小数分频器中加入经过成型处理的抖动电路,在抑制调制器本身结构寄生问题的同时,降低了抖动电路引入的低频噪声对电路输出结果的影响,达到了优化导航射频芯片中锁相环性能的目的.仿真结果表明,Σ-Δ调制器的加入,解决了小数杂散,可有效地提高芯片性能.