多通道实时伪码发生器的设计与实现
Communications Technology（2021）
摘要
伪码生成器是直接序列扩频系统中的重要一环.因此,设计了一种基于FPGA实现的实时生成码发生装置,利用双端口RAM码NCO结构来实现接收机全局时钟下码频率的转换和初相的设置,通过RAM输入数据位宽实现多通道码输入.每个码周期结束对码初相重新置位,减少了恶劣太空环境下发生单粒子翻转导致数据出错的影响,可以广泛应用于直扩系统接收机.
更多AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要