Processeur de réseau neuronal

L'invention concerne un circuit permettant de realiser des calculs de reseau neuronal pour un reseau neuronal comprenant une pluralite de couches de reseau neuronal, le circuit comprenant : une unite de calcul de matrice configuree, pour chacune de la pluralite de couches de reseau neuronal, pour : recevoir une pluralite d'entrees de ponderation et une pluralite d'entrees d'activation pour la couche de reseau neuronal, et generer une pluralite de valeurs accumulees sur la base de la pluralite d'entrees de ponderation et la pluralite d'entrees d'activation ; et une unite de calcul de vecteur couplee de maniere communicative a l'unite de calcul de matrice et configuree, pour chacune de la pluralite de couches de reseau neuronal, pour : appliquer une fonction d'activation a chaque valeur accumulee generee par l'unite de calcul de matrice pour generer une pluralite de valeurs activees pour la couche de reseau neuronal.