卷积神经网络(CNN)算法的FPGA并行结构设计

本文进行了CNN算法的FPGA并行结构设计.该设计首先利用CNN的并行计算特征以及循环变换方法,实现了可高效进行并行流水线的卷积计算电路,然后利用能够减少存储器访存时间的双缓存技术,在输入输出部分实现了缓存阵列,用于提高电路的计算性能(GOPS,每秒十亿次运算数).同时本文还对激活函数进行了优化设计,利用查找表和多项式结合的分段拟合方法设计了激活函数(sigmoid)的硬件电路,以保证近似的激活函数的硬件电路不会使精度下降.实验结果表明:输入时钟为150 MHz时,整体电路在计算性能上由15.87 GOPS提高到了20.62 GOPS,并在MNIST数据集上的识别率达到了98.81％.