JPEG2000中高性能 Tier-1编码器的 VLSI结构设计与实现
Microelectronics & Computer（2014）
摘要
为满足JPEG2000编码器的硬件实现需求，针对其中最为复杂和耗时的T ier-1编码器，提出了一种高效的硬件实现结构．该结构采用通道并行的位平面编码器，并且在通道内部采用基于列的点跳跃算法，提升了位平面的编码速度．同时，M Q编码器与位平面编码器配合，引入5级动态流水结构，进一步提高编码效率．FPGA验证结果表明，运用该结构的T ier-1编码器，在提高70％编码效率的同时只增加了18．2％的硬件开销，取得了令人满意的结果．
更多查看译文
AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要