RISC结构的IP核验证与测试金西,丁文祥,贠超SEMICONDUCTOR TECHNOLOGY（2003）引用 0|浏览6暂无评分摘要以一个8位的RISC体系的CPU核为例,介绍了如何将IC设计中的IP Core和FPGA两项技术结合起来,并给出了IP核模块的验证与测试的方法.更多AI 理解论文溯源树样例生成溯源树，研究论文发展脉络Chat Paper正在生成论文摘要
