IO复用电路的设计与研究
Microelectronics（2014）
Abstract
提出一种IO复用方法,将设计的IO复用电路应用到拥有多个功能模块的芯片中,使多个模块共享同一组IO,通过减少芯片中IO的数量来节省芯片面积.仿真结果表明,静态输入IO复用电路和动态输出IO复用电路均具有较好的性能,其工作频率分别达到2.5 GHz和1 GHz.将这两种IO复用电路应用于含有4个功能模块的芯片中,芯片的IO数量减少76个,节约版图面积2.54 mm2,IO版图优化率高达72.95％.最后,推导出拥有2～8个功能模块的芯片的IO版图优化率在50％～87.5％的范围内.
MoreAI Read Science
Must-Reading Tree
Example
Generate MRT to find the research sequence of this paper
Chat Paper
Summary is being generated by the instructions you defined