一种带有失调消除电路的带隙基准设计
Electronics and Packaging（2016）
Abstract
设计一种带有消除失调电压的带隙基准源.采用NEC的0.35 μm 2P2M标准CMOS工艺,在Cadence Spectre环境下进行设计和仿真.该电路比传统的带隙基准电路具有更高的精度和稳定性.带隙基准的输出电压为1.274 V,在3～6 V的电源电压范围内基准电压随输入电压的最大偏移为0.4 mV;在-55～125℃的温度范围内,基准电压随温度的变化为4 mV,产生的偏置电流基本上不受电源电压的影响,而与温度成线性关系.该电路以增加芯片功耗和面积为代价,消除失调电压对电路的影响.基准电压电源抑制比可达到85 dB.
MoreAI Read Science
Must-Reading Tree
Example
Generate MRT to find the research sequence of this paper
Chat Paper
Summary is being generated by the instructions you defined