基于FPGA的实时静态图像压缩系统设计

以CycloneIII系列FPGA为基础平台，结合视频压缩芯片ADV212，设计了实时静态图像压缩系统；以FPGA为数据处理主控芯片，采用verilogHDL语言实现系统的控制以及数据采集和处理。采用ADV212为图像压缩芯片，对原始图像进行JPEG2000格式的压缩。该系统具备高速Camera-Link视频接口，实时接收外部高速图像数据并同时进行图像压缩，能够每秒对千万级像素的大面阵图像进行实时压缩，压缩率可达25∶1。