Влияние топологического размещения ячеек в микросхемах памяти на кратность сбоев от ТЗЧ
Микроэлектроника(2014)
摘要
Проведен анализ факторов, влияющих на сбоеустойчивость микросхем памяти. Рассмотрены различные топологические конфигурации 6-транзисторных ячеек памяти. Определены две конфигурации ячеек, наиболее чувствительные к эффекту многократных сбоев.
更多查看译文
AI 理解论文
溯源树
样例
生成溯源树,研究论文发展脉络
Chat Paper
正在生成论文摘要