基于FPGA的16位乘法器设计与实现
Mechanical and Electrical Information(2010)
摘要
介绍了基于Verilog HDL设计的16位乘法器模块,使用Verilog HDL语言将16位乘法器的核心功能描述成一个有限状态机,并且在Modelsim上实现了其功能仿真。
更多AI 理解论文
溯源树
样例
![](https://originalfileserver.aminer.cn/sys/aminer/pubs/mrt_preview.jpeg)
生成溯源树,研究论文发展脉络
Chat Paper
正在生成论文摘要
Mechanical and Electrical Information(2010)