4×4片上网络芯片的设计及FPGA验证

片上网络(NoC)被称为是能够从根本上解决复杂片上系统通信瓶颈问题的通信架构。随着VLSI工艺从亚微米、深亚微米到纳米的不断发展,使得NoC芯片设计成为可能。使用VHDL硬件描述语言完成了一款4×4 NoC芯片的设计。芯片功能的FPGA的验证结果表明,该芯片在100 MHz系统时钟情况下工作正常,证明了设计的正确性。同时,基于180 nm HJTC工艺库完成了该款NoC芯片的物理设计。