嵌入式高速ADC的最新研究进展
Electronics & Packaging(2009)
摘要
随着数字化程度的不断深入,系统级芯片(SoC)已成为当前发展主流,系统芯片对高速高精度嵌入式ADC的需求日益迫切。CMOS工艺尺寸的等比例缩小为ADC速度的提高提供了条件,但是对实现ADC高信噪比的限制越来越大。文章首先讨论了CMOS工艺尺寸的不断等比例缩小对ADC性能的影响,其次讨论了采用数字电路进行纠错补偿、省略运算跨导放大器(OTA)使用以及采用电流域信号处理技术等适用于嵌入式高速ADC设计的最新技术进展。
更多查看译文
关键词
current-mode,SAR,pipeline,high speed ADC,embedded
AI 理解论文
溯源树
样例
![](https://originalfileserver.aminer.cn/sys/aminer/pubs/mrt_preview.jpeg)
生成溯源树,研究论文发展脉络
Chat Paper
正在生成论文摘要