薄膜全耗尽CMOS/SOI器件研究
Journal of Zhejiang University of Technology（2007）
Abstract
在对全耗尽SOIMOS器件进行了大量研究的基础上,采用金属栅工艺,并采用了LDD结构以减小热载流子效应,防止漏的击穿,还采用了突起的源漏区,以增加源漏区的厚度并减小源漏区的串联电阻,以增强器件的电流驱动能力,降低了寄生电阻,减小了静态功耗.实现了性能优良的全耗尽金属栅FD SOICMOS器件.与常规工艺的器件相比,提高了输出驱动电流,也改善了器件的亚阈值特性,特别是在沟道掺杂浓度比较低的情况下能得到非常合适的阈值电压.NMOS器件的饱和电流为0.65 mA/μm;PMOS器件的饱和电流为0.35 mA/μm.
MoreTranslated text
Key words
SOICMOSFET,LDD,dual poly gate
AI Read Science
Must-Reading Tree
Example
Generate MRT to find the research sequence of this paper
Chat Paper
Summary is being generated by the instructions you defined