高性能折叠式共源共栅运算放大器的设计

Microelectronics(2012)

引用 3|浏览5
暂无评分
摘要
折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比。基于Chartered 0.35μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构。Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105dB,达到了预期的设计目标。
更多
查看译文
关键词
CMOS process,folded-cascade,Operational amplifier,operational amplifier,Analog IC,Spectre,Folded-cascode
AI 理解论文
溯源树
样例
生成溯源树,研究论文发展脉络
Chat Paper
正在生成论文摘要