基于Xilinx FPGA的时钟管理设计与实现

介绍了时钟管理的各种实用方法。简要介绍了Xilinx FPGA的数字时钟管理模块(DCM)的组成和其在时钟倍频分频中的应用。重点分析了整数分频器和小数分频器的设计思想,对不同的分频方案进行了比较。在ISE9.1i集成开发环境中,用Verilog HDL语言编程,对设计的电路进行了功能仿真,给出了仿真波形。给出的多种分频方法具有非常好的可移植性,只需修改参数就可应用于FPGA的实际开发中。