基本信息
浏览量:0
![](https://originalfileserver.aminer.cn/sys/aminer/icon/show-trajectory.png)
个人简介
Jong-Chern Lee has been a Principal Engineer in the DRAM Design Group, SK Hynix, Icheon, Korea, since 1995. He worked on many aspects of DRAM designs including memory architecture, power management, high-speed interface, failure analysis, and silicon debugging. He started the TSV-based memory development in 2008, and participated in the HBM development as a design leader. Lee has a BS in electronics from Chungbuk National University, Cheongju, Korea.
研究兴趣
论文共 17 篇作者统计合作学者相似作者
按年份排序按引用量排序主题筛选期刊级别筛选合作者筛选合作机构筛选
时间
引用量
主题
期刊级别
合作者
合作机构
2016 IEEE International Solid-State Circuits Conference (ISSCC)pp.318-319, (2016)
2016 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC) (2016): 318-U443
引用0浏览0引用
0
0
IEEE Conference Proceedings (2016): 182
引用0浏览0引用
0
0
mag(2015)
引用25浏览0引用
25
0
mag(2014)
引用24浏览0引用
24
0
mag(2013)
引用24浏览0引用
24
0
加载更多
作者统计
#Papers: 17
#Citation: 411
H-Index: 14
G-Index: 14
Sociability: 4
Diversity: 1
Activity: 0
合作学者
合作机构
D-Core
- 合作者
- 学生
- 导师
数据免责声明
页面数据均来自互联网公开来源、合作出版商和通过AI技术自动分析结果,我们不对页面数据的有效性、准确性、正确性、可靠性、完整性和及时性做出任何承诺和保证。若有疑问,可以通过电子邮件方式联系我们:report@aminer.cn